電気的相互接続の製作方法、及び該方法で製作されたデバイス

专利摘要:
基板における電気的な相互接続の製作方法が開示されている。この製作方法は、第１主面を有する基板を提供することを含む。一態様において、上記製作方法は、さらに、第１主面から基板にリング構造を製作することを含み、上記リング構造は、内部支柱構造を取り囲み底面を有する。上記製作方法は、さらに、上記リング構造を誘電材料で満たすことを含む。上記製作方法は、さらに、導電性の内部支柱構造を提供することを含み、これにより相互接続構造を形成し、該相互接続構造は、底面から第１主面までの電気路を形成する。この導電性の内部支柱構造は、例えば支柱空間を残す内部支柱構造を除去し、少なくとも部分的に上記空間を導電性材料で満たすことにより、設けることができる。
公开号:JP2011512643A
申请号:JP2010529376
申请日:2008-10-15
公开日:2011-04-21
发明作者:デニズ・サブンクオグル・テズカン；バルト・スウィンネン；ピエト・デ・モール；フィリップ・スサン
申请人:アイメックＩｍｅｃ；
IPC主号:H01L21-3205

专利说明:

[0001] 本発明は、マイクロエレクトロニクス・システム・エレメント用の電気的な相互接続技術の分野に関する。特に、本発明は、電気的なスルーホールの相互接続を製作する方法に関する。]
背景技術

[0002] 超大規模集積回路（ＶＬＳＩ）技術の発展は、集積回路（ＩＣ）及び／又は他のシステム・エレメント間の相互接続の増えつつある帯域幅を必要とする。短い相互接続では、電気的信号ラインは、最も高い容量及び速度を維持する。増加する速度及び密度の要求に遅れずについていくために、システム・イン・パッケージ（ＳＩＰ）技術は、ますます使用される。このことは、３次元の相互接続の必要性を生む。]
[0003] 相互接続の製造の一例は、米国特許６９０８８５６に見つけることができ、これには、電気的スルーホール相互接続を備えたデバイスの製造方法が開示されている。この従来の方法は、図１（ａ）から図１（ｈ）に図示され、基板１（図１（ａ））を提供すること； 少なくとも一つの基板穴部２（図１（ｂ））を形成するように基板１においてドライエッチングすること； 基板１にパターン化可能な誘電材料３の第１層を堆積し、それによって基板穴部２が誘電材料３で満たされ、その後、基板表面を平坦化すること（図１（ｃ））； 基板穴部２の底面に到達するまで基板穴部２内に少なくとも一つの誘電性の穴部２ｂを形成するように、基板穴部２内のパターン化可能な誘電材料３の異方性ドライエッチングを行い、それによりパターン化可能な誘電材料３の第１層で覆われた基板穴部２の側壁が残り誘電性の穴部２ｂを形成すること（図１（ｄ））； 誘電性の穴部２ｂを導体穴部へ変えるように、誘電性の穴部２ｂの底部及び側壁に導電性材料５の層を堆積すること（図１（ｅ））； 及び、導電性材料５の層の上にパターン化可能な誘電材料６の第２層を堆積し、それによって導体穴部は満たされること（図１（ｆ））を備える。相互接続の製作は、裏面から基板１をエッチングし、これにより穴部７を生成し、導電性材料５及び誘電材料３に到達したときに中止し（図１（ｇ））、そして接続目的で導電性材料５のスタッドにはんだバンプ８を追加すること（図１（ｈ））により、完成可能である。] 図１
先行技術

[0004] 米国特許６９０８８５６号]
発明が解決しようとする課題

[0005] 上述の製作方法には、ビアの側壁及び角部における誘電性の被覆は均一ではなく、非等角の堆積が存在するという欠点がある。このアプローチの欠点は、ビアの制限された拡張性（scalability）にある。また、高アスペクト比を有する誘電性のパターニングは困難になる。一般的に、ビアの底部で開くことができ最小寸法を制限する側壁角度は、誘電性のパターンで観察される。さらに、誘電材料３は、必ずしも表面を平坦化せず、それは単に等角であるべきである。]
[0006] Arthur Keigler等による「Enabling 3D design」のＰ４０、Semiconductor International、2007,8月、の記事では、図２に図示されるように、相互接続を形成する方法が開示され、これにより、２つの相互接続を形成するため、２つのリングがシリコン基板でエッチングされ、その後、それは隔離材料で満たされ、側面に沿って隔離材料にて囲まれたシリコンの内部支柱になる。その後、シリコンの内部支柱は、エッチングされ取り除かれ、得られた穴部は、銅で満たされる。] 図２
[0007] 分離充填が酸化とともに行われるという上述の製造方法は、高温プロセスであるという欠点がある。酸化物がＣＶＤで堆積される場合、充満するリングの中心に隙間／継ぎ目があるだろう。]
課題を解決するための手段

[0008] 良好な相互接続の製造方法を提供することが本発明の実施形態の目的である。本発明の別の目的は、良好な相互接続を提供することである。]
[0009] 上述の目的は、本発明の実施形態による方法及び装置によって達成される。]
[0010] 第１の態様において、本発明は、少なくとも一つの電気的な相互接続構造を備えた基板を提供し、少なくとも一つの相互接続構造は、上記基板における導電性の内部支柱構造と、上記導電性の内部支柱構造を取り囲む第１の誘電材料を含むリング構造とを備える。
上記第１の誘電体層の厚さの不均一さは、０．５％と１０％との間にある。]
[0011] 本発明の実施形態において、上記導電性の内部支柱構造を取り囲む上記第１の誘電体層の厚さは、５０ｎｍと２０μｍとの間、１００ｎｍと１０μｍとの間、２００ｎｍと１０μｍとの間、あるいは０．５μｍと１０μｍとの間、例えば１μｍと５μｍとの間であってもよい。]
[0012] 第１の誘電材料は、ポリマー、酸化物、あるいは窒化物であってもよい。第１の誘電材料は、ＢＣＢ又はＲＨ８０２３であってもよい。導電性材料は、導電性のシリコン、銅、アルミニウム、及びタングステンから成る群から選択することができる。]
[0013] 本発明の実施形態において、基板は、第１の主面を有し、導電性の内部支柱構造のまわりの第１主面に第１の誘電材料の層をさらに備える。本発明の実施形態において、複数の導電性の内部支柱構造が存在し、また、第１の誘電材料の層は、導電性の内部支柱構造の間に基板の第１主面に設けられる。]
[0014] 第２の態様において、本発明は、基板に少なくとも一つの電気的な相互接続の製造方法を提供する。この方法は、
基板材料で作られ、第１の主面を有する基板を設けること、ここで基板は、シリコンあるいは導電性のシリコンを含む基板のような半導体基板であってもよい、；
第１主面から、少なくとも一つのリング構造を基板に製作すること、ここで少なくとも一つのリング構造は、基板材料の内部支柱構造を取り囲み、底面を有する、；
少なくとも一つの０リング構造を第１の誘電材料で満たすこと、それによって第１の誘電材料は、液相においてリング構造に塗布される；及び
少なくとも一つのリング構造に導電性の内部支柱を設けること、よれにより底面から第１主面までの電気路を形成する少なくとも一つの相互接続構造を形成する、
を備える。]
[0015] 導電性の内部支柱を設けることは、内部支柱空間を残す内部支柱構造を除去すること、及び支柱空間を導電性材料で少なくとも部分的に満たすこと、により成すことができる。]
[0016] 本発明の実施形態によれば、誘電材料もまた液相にて第１主面に塗布される。]
[0017] 本発明の実施形態に従って、リング構造を製作することは、エッチング、例えばドライ又はウェットエッチングによって実行可能である。]
[0018] 少なくとも一つのリング構造を第１の誘電材料で満たすことは、スピンあるいはスプレー、又はＣＶＤにより、第１の誘電材料を、リング構造内に及び第１主面に堆積することを備えることができる。]
[0019] 第１の誘電材料は、ポリマー、酸化物あるいは窒化物であってもよい。第１の誘電材料は、ベンゾチクロブテン（ＢＣＢ）、シリコーン、エポキシ系材料、ポリイミド（ＰＢＯ）、Ｒ＆Ｈ ８０２２あるいは８０２３−Ｘを備えることができる。本発明の特定の実施形態において、誘電材料は、ベンゾチクロブテン、シリコーン、エポキシ系材料、Ｒ＆Ｈ ８０２２あるいは８０２３−Ｘから成ってもよい。本発明の実施形態において、ＢＣＢは希釈されてもよい。]
[0020] 本発明の実施形態による方法は、第１主面よりも低いあるいは高いレベルへ、あるいは第１主面と同じレベルへ第１の誘電材料を除去すること、及び上記第１主面に第２の誘電材料を適用することをさらに備えてもよい。本発明の実施形態は、第１の誘電材料をリング構造の内部に未だに残している間、第１主面から第１の誘電材料を完全に除去することを含むことができる。第２の誘電材料は、第１主面、及びリング構造の内部に存在する第１の誘電材料に適用可能である。第２の誘電材料は、写真パターン化可能（photopatternable）であってもよい。]
[0021] 第２の誘電材料の表面は、第１の誘電材料の表面よりも粗さが低くてもよい。]
[0022] 支柱空間を残す内部支柱構造の除去は、第１の誘電材料を除去すること、及びもし存在すれば、内部支柱構造上の第２の誘電材料を除去することを備えることができ、並びに、その後、内部支柱構造を除去することを備える。よって、本発明の実施形態による方法は、内部支柱構造を除去する前に、内部支柱構造上方の少なくとも領域において誘電材料層を開ける工程をさらに備えることができる。]
[0023] 内部支柱構造は、ドライ及び／又はウェットエッチングによって除去可能である。]
[0024] 基板は、第１主面に対向して第２主面を備えることができる。本発明の実施形態による方法は、さらに、相互接続構造に到達するまで第２主面から基板を薄くすることを備えることができる。特定の実施形態によれば、上記方法は、さらに、第２主面から基板を薄くし（例えばエッチング、例えばドライエッチング、プラズマエッチング、ウェットエッチング、研削、ＣＭＰにより）、相互接続構造の位置に穴部を生成する可能性を備え、及び、少なくとも一つの相互接続構造に到達したときにエッチングを停止することを備えることができる。特別な実施形態では、エッチングは、少なくとも一つの相互接続構造に至るレベルで停止せず、そのレベルを超えて継続し、よって基板を過剰エッチングする。導電性材料を備え、誘電材料を囲む少なくとも一つの相互接続構造の部分は、エッチングされた背面から突き出るだろう。それは、はんだボール又はバンプの追加に有利である。本発明の実施形態による方法は、そのように解放された相互接続構造の少なくとも一部に第２の表面ではんだボール又はバンプを付けることをさらに備えることができる。]
[0025] 本発明の実施形態において、基板は、側面にて、内部導電性又は金属面を備えることができ、第２主面及びリング構造は、導電性又は金属面までエッチングされてもよく、それにより、内部導電性又は金属面は、エッチング停止面又は層として役立つことができる。]
[0026] 本発明の実施形態による方法において、基板は、半導体ウェーハあるいはＢＥＯＬ及びＦＥＯＬを備えたチップであってもよい。ここで、第１主面は、ウェーハ又はチップの背面であり、つまり、ＢＥＯＬ及びリング構造から遠い側面は、ＢＥＯＬの金属層あるいはＢＥＯＬの上までエッチングされてもよい。金属層は、ＢＥＯＬの第１金属層であってもよい。]
[0027] 本発明の実施形態による方法において、誘電材料は、第１主面上の誘電材料層をスピンコーティング又はスプレーコーティングすることで付けてもよい。後の複数のスピンコーティング工程及び／又はスプレー工程は、それらの間に凹部エッチング工程を任意に有し、充填効率及び表面均一性を改善するために適用することができる。]
[0028] 誘電材料は、第１主面上に層を形成してもよい。]
[0029] 誘電材料の層は、本質的にフラットな接続形態を有してもよい。]
[0030] 本発明の実施形態において、少なくとも一つのリング構造の平均幅は、少なくとも一つのリング構造が誘電材料で完全に満たされるように選択可能である。少なくとも一つのリング構造の平均幅は、１０μｍ、あるいは７μｍ、あるいは６μｍよりも小さくてもよく、あるいは５μｍよりも小さくてもよい。少なくとも一つのリング構造の平均幅は、０．５μｍより大きくてもよい。]
[0031] 本発明の実施形態において、空間を少なくとも部分的に充填することは、電気メッキによって、あるいはスパッタリングによって、あるいは導電性材料を蒸発させることによって、あるいは例えば銅ペーストである金属ペーストを付けることによって、実行可能である。電気メッキは、例えばスパッタリング又はＭＯＣＶＤによってシード層を設け、次に、導電性材料をメッキすることを備えることができる。]
[0032] 本発明の実施形態は、少なくとも一つのリング構造を第１の誘電材料で充填する前に、少なくとも一つのリング構造の側壁及び底面に障壁層を付けることを含んでいる。これは、誘電材料、例えばＢＣＢに対して、支柱の基板材料の選択的な除去を改善するために行うことができる。それはまた、さらに導電性材料の拡散、例えば銅の拡散（リング構造の内部に誘電材料、例えばポリマーがそれに十分ではない場合に）を防止するかもしれない。さらに、障壁層は、リング構造内への誘電材料に関する充填効率を向上させるように適切なウェッティング特性を提供するかもしれない。]
[0033] 本発明の実施形態は、上述のような方法を含み、ここで、内部支柱空間は、導電性の支柱を形成するように完全に充填される。]
[0034] 本発明の実施形態において、少なくとも一つの相互接続構造は、リング構造の底面及び側面を覆う導電性材料層を備えることができ、それにより、内部導体穴部を残しあるいは形成する。導電性材料層は、例えば等角のメッキによって製造される。]
[0035] 本発明の実施形態による方法は、内部導体穴部を第２の誘電材料で満たす工程をさらに備えることができる。]
[0036] 本発明の実施形態による方法において、基板の第２主面は、一時的キャリアー（temporary carrier）にさらに接合されてもよい。この接合は、結合剤によって実行可能である。この接合は、基板を薄くする前に、及びリング構造をエッチングする前に行なうことができる。]
[0037] 本発明の実施形態による方法は、結合剤が硬化せずに（あるいは接合及び剥離特性が低下することなく）立つことができる温度で、例えば２５０℃より下で、あるいは１５０℃より下で、あるいは１３０℃より下で、実行可能である。]
[0038] 発明の特定で好ましい態様は、添付の独立請求項及び従属請求項にて述べられている。従属請求項からの特徴は、請求項にて適切な及び単にではなく明示的に述べられるように、独立請求項の特徴、及び他の従属請求項の特徴と組み合わせることができる。]
[0039] 本発明の、上述の、及び他の特徴、特性、利点は、発明の原理を例示によって図示する添付の図面とともに、以下の詳細な説明から明らかになるであろう。この詳細な説明は、発明の範囲を制限せずに、例示のためだけに与えられる。以下で引用された参照図形は、添付図を指す。]
図面の簡単な説明

[0040] 図１は、従来の、電気的な相互接続の製造方法を図示する。
図２は、従来の、電気的な相互接続の製造方法を図示する。
図３は、本発明の実施形態による相互接続構造を図示し、（ａ）は表面に誘電体層を有するもの、（ｂ）は表面に誘電体層を有しないものである。
図４の（ａ）（ｂ）（ｃ）、及び（ｄ）は、本発明の実施形態による製造方法の工程を図示する。
図５は、本発明の実施形態による製造方法の工程を図示する。
図６は、本発明の３つの異なる方法の一般的な部分を図示し、それらの方法の残り（特殊な部分）は、図７、図８、図９にそれぞれ図示され、それらは各々図６の終わり部分から始まる。
図７は、支柱空間が導電性材料で完全に満たされる実施形態を図示する。相互接続ラインは、導電性材料を充満する間に同時に処理することができる。
図８は、内部導体リングを残して、支柱空間が等角の金属膜とともに設けられる実施形態を図示する。このリングは、その後、第２の誘電材料で満たされる。第２の誘電材料は、リング構造を満たすために使用された誘電材料と同じ物でありえる。その後、相互接続ラインは、第２の誘電材料の上に設けることができる。
図９は、内部導体リングを残して、支柱空間が等角の金属膜とともに設けられる実施形態を図示し、リングは誘電体で満たされない。
図１０は、高いトレンチ密度を有する領域にて部分的に満たされたトレンチを示す。
図１１は、ビアの上における窪みを示し、（ａ）はトレンチをＢＣＢで満たした場合、（ｂ）はトレンチをＲＨ８０２３で満たした場合である。
図１２は、リング構造の位置に形成された第１の誘電体層におけるくぼみを示す。
図１３は、２つの誘電体層の組み合わせを用いることにより誘電体層の平坦化を示す。
図１４は、第１の誘電体層のさらなる平坦化をせずに内部支柱の上の誘電体層の開口を示す。
図１５は、中央支柱の上の第２の誘電体層をパターン化した後の形状測定を示す。第１の（充満用）及び第２の（表面被覆用）の両方の誘電体層は、同一材料の同じ粘性型で同じ材料である。
図１６は、中央支柱の上の誘電体層をパターン化した後の形状測定を示す。上の第２の誘電体は、トレンチにおける第１の誘電体よりも高い粘性を有する。] 図１ 図１０ 図１２ 図１５ 図１６ 図２ 図５ 図６ 図７ 図８
実施例

[0041] 本発明は、特定の実施形態に対して確実な図面を参照して記述されるだろう。しかし、発明はそれに限定されるものではなく、請求範囲のみにより制限される。記述された図面は、単に模式的であり、限定するものではない。図面において、幾つかの構成部分のサイズは、誇張され、説明の目的のため縮尺通りに描かれていない場合もある。寸法及び相対的な寸法は、必ずしも発明の実施への実際の縮小に対応しない。]
[0042] さらに、明細書及び請求範囲における第１、第２、第３等の用語は、類似の構成部分間で区別するために使用され、必ずしも、時間的に、空間的に、順位、あるいは他の方法において順番を説明するためのものではない。よく使用される用語は、適切な状況の下で交換可能であり、ここに記載される発明の実施形態は、ここに記述され又は図示された以外の他のシーケンスにて操作可能であることを理解すべきである。]
[0043] さらにまた、明細書における、上、上部、底部、底、上に、下に、等の用語は、説明の目的のために使用され、必ずしも相対的な位置を記述するためのものではない。よく使用される用語は、適切な状況の下で交換可能であり、ここに記載される発明の実施形態は、ここに記述され又は図示された以外の他のシーケンスにて操作可能であることを理解すべきである。]
[0044] 請求範囲にて使用される「備える」の用語は、その後に列挙される手段に限定されるように解釈されるべきではない。即ち、それは、他の構成要素または工程を排除しない。よって、それは、明示された特徴、整数、工程あるいは言及されるような構成部分の存在を明確にすると解釈されるべきだが、一若しくは複数の他の特徴、整数、工程、あるいは構成部分、又はそれらのグループの存在や追加を妨げない。よって、「手段Ａ及び手段Ｂを備えたデバイス」の表現の権利範囲は、構成部分Ａ及びＢのみからなるデバイスに限定されるべきではない。それは、本発明に関して、デバイスの唯一関連する構成部分がＡ及びＢであることを意味する。]
[0045] 明細書及び請求範囲にて使用される寸法、温度等を表す全ての数値は、全ての事例において用語「約」にて修飾されるように理解されるべきである。したがって、それと反対に示されない場合、明細書及び請求範囲にて述べた数値パラメータは、本発明によって得られようとした所望の特性に依存して変化可能な近似値である。]
[0046] 明細書を通して「一つの実施形態」あるいは「実施形態」を参照することは、実施形態に関して記述された特定の特性、構造、又は特徴が本発明の少なくとも一つの実施形態に含まれるということを意味する。よって、この明細書を通して種々の箇所に記載されるフレーズ「一実施形態において」あるいは「実施形態では」は、必ずしもすべて同じ実施形態を参照するものではないが、その場合もある。さらにまた、一若しくは複数の実施形態において、この開示から当業者に明白であろうように、特定の特性、構造、あるいは特徴は、いずれかの適当な方法で組み合わせることができる。]
[0047] 同様に、当然のことながら、発明の例示的な実施形態の説明において、発明の種々の特徴は、開示を簡素化し、様々な創造的な一若しくは複数の態様を理解する助けるために、単一の実施形態、図、あるいは記述においてしばしば共にまとめられる。しかしながら、この開示方法は、クレームされた発明が各請求項で明確に述べたものよりも多くの特徴を必要とするという意図を反映するように解釈されてはならない。むしろ、下記の請求項が反映するように、創造的な態様は、先に開示された一つの実施形態における全ての特徴よりも少ない。よって、詳細な説明の後の請求項は、この発明の別々の実施形態として各請求項にあるだけの状態で、詳細な説明に明らかに組み込まれる。]
[0048] さらに、ここに記載される幾つかの実施形態は、他の実施形態に含まれる他の特徴ではない特徴を含むが、異なる実施形態の特徴の組み合わせは、当業者によって理解されるであろうように、発明の権利範囲内にあり、異なる実施形態を形成することを意味する。例えば、以下の請求項において、クレームされた実施形態のいずれかは、いずれの組み合わせにて用いることができる。]
[0049] ここで提供される説明では、多くの具体的な細部が述べられている。しかしながら、発明の実施形態がそれらの具体的な細部なしで実施可能であることが理解される。他の事例において、有名な方法、構造、及び技術は、この記述の理解を不明瞭にしないように詳細に示されていない。]
[0050] 本発明は、発明のいくつかの実施形態の詳述によって記述されるだろう。添付の請求項により定義されるような発明の技術的教示から逸脱せずに、当業者の知識によれば、発明の他の実施形態が構成可能であることは明らかである。以下に記述される実施形態及び実施例は、発明の範囲を制限せず、それらは、特定の実際の状態において適用可能性を最適化するために技術分野中で既知の通常の工程によって若干変更することができる。いくつかの特定の実際的な実施形態が下記に述べられる。]
[0051] 本発明の実施形態は、半導体ウェーハ及びチップ、例えばシリコンウェーハ、チップの３次元スタックをなすための、及び、ＭＥＭＳデバイスの応用例をパッケージするための電気的なスルーホール相互接続を製造する方法に関する。本発明の実施形態は、半導体ウェーハ及びチップ、例えばシリコンウェーハ、チップの３次元スタックをなすための、及び、ＭＥＭＳデバイスの応用例をパッケージするための電気的なスルーホール相互接続に関する。]
[0052] 本発明の一態様は、電気的な相互接続構造である。図３の（ａ）及び（ｂ）は、本発明の実施形態による、そのような電気的な相互接続構造を図示する。そのような電気的な相互接続構造は、以下に説明するように、本発明の方法の実施形態によって得ることができる。本発明の実施形態による相互接続構造は、第１誘電材料３のリング構造にて囲まれた導電性の内部支柱構造５を備える。第１誘電材料は、表面に存在可能（図３（ａ））、あるいは存在しないかもしれない（図３（ｂ））。支柱構造５を取り囲む第１誘電体層３の不均一な厚さは、０．５％と１０％との間にある。本発明の実施形態による相互接続構造の誘電材料３は、上面で非常に均一な厚さを有することは有利である。これは、更なる加工に、特に内部支柱を開けるためにリソグラフィーが使用されるとき、有利である。これは、均一なレジスト・コーティング、及び良好なＣＤ制御を可能にするだろう。]
[0053] 図３の（ａ）及び（ｂ）は、本発明の実施形態によるデバイスの典型的な寸法を示す。ウェーハ又は基板の厚さｔは、例えば約２０μｍ、あるいは約３０μｍ、あるいは約５０μｍ、あるいは約７５μｍ、あるいは約１００μｍが可能であり、あるいは、例えば１０μｍと５００μｍとの間、あるいは２０μｍと３００μｍとの間、あるいは２０μｍと１００μｍとの間、あるいは３０μｍと７５μｍとの間で変化することができる。リング構造の外径φは、例えば約１００μｍ、約５０μｍ、約２５μｍ、約２０μｍ、約１５μｍ、約１０μｍが可能であり、例えば５０μｍと１０μｍとの間であることができる。リング間距離又はピッチｐ（例えば、１つのリング構造の中心から別のリング構造の中心まで測定された）は、リング構造の外径φよりも好ましくは大きく、例えば４０μｍ、１７μｍ、１５μｍ、１３μｍ、１０μｍ、７μｍ、３μｍ、２μｍ、１μｍ、例えば１００μｍと１μｍとの間、あるいは５０μｍと１μｍとの間、あるいは４０μｍと１μｍとの間であることができる。リング構造幅ｗは、好ましくは、リング構造の外径φよりも小さく、また１０μｍ未満、あるいは７μｍ未満、あるいは６μｍ未満、あるいは５μｍ未満であることができ、あるいは２０μｍと５０ｎｍ０．５μｍとの間、１０μｍと０．５μｍとの間、１５μｍと２μｍとの間、あるいは１０μｍと３μｍとの間、あるいは７μｍと５μｍとの間、あるいは５μｍと１μｍとの間で変化可能である。例えば、特定の実施形態において、リング構造の深さｄは、５０μｍであり、直径φは２５μｍであり、また、距離又はピッチｐは４０μｍである。リング構造を形成する典型的なトレンチは、約１０あるいは１０：１のアスペクト比がありえる。アウペクト比は、一つの穴部での深さ／幅として定義される。２０以上のアスペクト比は除外されない。また、より小さなアスペクト比も除外されない。アスペクト比は、１と１００との間で変化可能であるが、１と５００との間、あるいは１と１０００との間のアスペクト比も可能である。]
[0054] 発明の別の態様は、マイクロエレクトロニクス要素間で相互接続構造、より具体的には電気的な相互接続、を製造する方法である。この方法は、実行が比較的容易であるという利点を持つ。それは、電気的な相互接続を形成する最先端の方法と比較して比較的安く適用することができる。本発明の方法の実施形態は、例えば、ＭＣＭ（マルチチップモジュール）及びシステム・イン・パッケージ（ＳＩＰ）技術として、薄型チップ技術に適用可能である。本発明の方法の実施形態は、ウェーハレベル・パッケージング（ＷＬＰ）技術及びスタッキング・オブ・ＩＣ（ＳＩＣ）技術、及び／又はＭＥＭＳパッケージングに適用可能かもしれない。これらの技術は、３次元の相互接続を作成する態様を参照するとき、３Ｄ−ＷＬＰ及び３Ｄ−ＳＩＣ技術と呼ばれる。したがって、電気的なスルーホール相互接続は、半導体、例えばシリコン、ウェーハ及びチップの３次元スタックをなすために、ＭＥＭＳデバイスの応用例をパッケージするために、…、実現される。]
[0055] 基板１における電気的な相互接続の製作に関する本発明の実施形態による方法の方法工程の一般的な概観が、図４の（ａ）から（ｄ）に図示される。それらの図面の上部は、平面図であり、一方、それらの図面の底部は、基板１の主面Ｓ１に垂直な方向において基板１を通る断面である。]
[0056] 本発明の実施形態による処理フローは、
−基板材料の基板１を設けること、ここで基板１は第１主面Ｓ１を有する；
− 第１主面Ｓ１の側面にて基板１に、リング構造２ａ、例えばリング・トレンチを製造すること、ここで、これば、第１主面Ｓ１に最先端のリソグラフィー技術を用いることにより、リング状のトレンチが形成可能である第１主面Ｓ１にフォトレジスト層を用いることにより実行可能である。そして、例えば基板１に円形のトレンチをエッチングすることにより（例えばＳｉ基板エッチング）基板材料を除去することで、リング構造２ａが基板１に製造され、これにより、基板材料の内部支柱構造４を製作する；
− リング構造２ａを誘電材料３、好ましくは流体、で満たすこと、それにより、第１主面Ｓ１に誘電材料３の層を設けること；
−導電性の内部支柱構造を設けること、を備える。本発明の実施形態において、内部支柱構造は、既に導電性材料、例えば導電性シリコンを含んでもよい。内部支柱構造の材料が構造の上から底まで導電性通路を提供しない場合には、以下の工程が実行可能である。基板支柱構造４を、例えばシリコン基板あるいはＩＬＤ層をさらに備えたシリコン基板を、例えばエッチングで除去して、支柱空間２ｂを残すこと、及び、支柱空間２ｂを導電性材料で満たす、例えば空間２ｂを金属化することで、誘電材料３は、基板支柱構造４の少なくとも位置を自由にするように、パターン化することができる。]
[0057] 内部支柱構成を取り囲むリング構造は、円形、あるいは基板の第１表面と実質的に平行な断面においてより楕円形とすることができ、又は、角あるいは丸コーナ（例えば正方形、六角形、あるいはより一般的に多角形となることができ、多角形形状は規則的あるいは不規則になりえる、‥‥）の形状をさらに有することができる。]
[0058] 上述の方法工程の各々は、幾つかの他の任意の方法工程もまた、より詳細に以下に述べる。本発明の実施形態による、異なる方法の詳細なフローは、図５〜図９に図示されている。] 図５ 図６ 図７ 図８ 図９
[0059] （Ａ）基板１の提供
方法の第１工程では、基板材料の基板１が提供される。基板１は、第１主面Ｓ１を有する。基板１は、ウェーハあるいは処理されたウェーハであることができる。それは、ウェーハに接合可能なマイクロエレクトロニクス部品であることができる。特定の実施形態において、基板１は半導体基板である。基板１は、シリコンあるいは導電性のシリコン（例えば、注入によって実現された）を備えることができ、また、特別の実施形態では、シリコン基板あるいは導電性のシリコン基板であってもよい。基板１は、電子デバイス又はＭＥＭＳデバイスを備えることができる。本発明のある実施形態において、基板１は、バック・エンド・オブ・ライン（ＢＥＯＬ）及びフロント・エンド・オブ・ライン（ＦＥＯＬ）を備えた半導体ウェーハ又はチップである。ここで、第１主面Ｓ１は、ウェーハ又はチップの背面、つまりＢＥＯＬから最も離れた側面である。基板厚さは、１０μｍと５００μｍとの間、例えば２０μｍと３００μｍとの間、例えば２０μｍと１００μｍとの間であってもよい。特定の実施形態において、基板厚さは、約５０μｍにできる。]
[0060] （Ｂ）リング構造２ａの製造 −図４ａ
次の工程では、リング構造２ａは、第１主面Ｓ１から、第１主面Ｓ１に対向する第２主面Ｓ２の方へ基板１に製造される。リング構造２ａは、図４の（ａ）に図示されるように、基板材料の内部支柱構造４を取り囲む。リング構造２ａは、第２主面Ｓ２まで延在しない。その結果、リング構造２ａは、底面２４を有する。リング構造２ａは、基板１のエッチングにより、例えばマスクを介してあるいはリソグラフィーによって、製造可能である。基板１のエッチングは、例えばドライエッチング及び／又はウェットエッチングによって行なわれる。特定の実施形態において、ディープ反応性イオンエッチング−誘導結合プラズマ（ＤＲＩＥ−ＩＣＰ）が使用可能である。本発明のある実施形態において、ここでは基板１がＢＥＯＬ及びＦＥＯＬを備えた半導体ウェーハ又はチップである、リング構造２ａは、ＢＥＯＬの金属層まで、あるいはＢＥＯＬの上にエッチング可能である。リング構造２ａは、また、ＦＥＯＬとＢＥＯＬとの間の接続を形成する接点までエッチングされることができる。]
[0061] 特定の実施形態において、リング構造２ａは一定幅ｗを有する。特定の実施形態において、リング構造２ａは、第１主面Ｓ１の平面において、２つの同心円２０、２１（リング構造２ａの内側及び外側境界−図４の（ａ）の上部を参照）によって規定され、さらに、同心円２０、２１にそれぞれ対応する内側及び外側の側壁２２，２３によって、第１主面Ｓ１に直角の方向において規定される。内側の側壁２２及び外側の側壁２３は、底面２４によって接続される。リング構造２ａの幅ｗは、２つの同心円２０、２１の間の平均距離によって定義される。]
[0062] 特定の実施形態において、リング構造２ａの平均幅ｗは、０．５μｍより大きい。本発明の特定の実施形態において、リング構造２ａの平均幅は、２０μｍ未満、あるいは１０μｍ未満、あるいは７μｍ未満、あるいは６μｍ未満、あるいは５μｍ未満、あるいは４μｍ未満、又は、２０μｍと０．５μｍとの間で、１０μｍと０．５μｍとの間で、１５μｍと２μｍとの間で、あるいは１０μｍと３μｍとの間で、あるいは７μｍと５μｍとの間で変化することができる。大きな幅ｗの場合には、より多くの材料がトレンチを満たすために必要である。また、高密度のトレンチの領域では、制限された量の誘電材料が用いられる場合、トレンチは部分的にのみ満たされる。これは、図１０に図示され、誘電材料３で満たされたリング構造２ａを設けた基板１の鉛直断面を示している（工程（Ｄ）に従う）。図示されたリング構造２ａは、５μｍの一定幅ｗを有する。] 図１０
[0063] 空隙１００の生成は、任意的な誘電体コーティング工程、湿潤層、及び他の処理によって回避することができる。]
[0064] （Ｃ）エッチング停止層、拡散障壁層の提供
任意的に、本発明の特定の実施形態において、リング構造２ａを誘電材料３で満たす前に、追加の層（不図示）がリング構造２ａの側壁２２、２３及び底面２４に適用可能である。誘電材料３に対するよりも追加の層に対して内部支柱構造４の材料がより良く選択的に除去することができる場合、この追加の層は、リング構造２ａが満たされる誘電材料３に対して内部支柱構造４の後の選択的な除去を改善することができる。その後、追加の層は、エッチング停止層として機能する。]
[0065] 追加の層は、また拡散障壁層であってもよい。これは、誘電材料３及び近隣の基板１内への、つまり近隣の非支柱基板内への導電性材料５（例えば銅、アルミニウム、…）の拡散を後で防止する（例えば、誘電材料３例えばリング構造２ａの内側ポリマーがそのような拡散を防止するのに十分ではない場合において）。]
[0066] 図１０に図示するように、例えば空隙１００の形成を防止するために充填するとき、リング構造２ａ内への誘電材料３の充填効率を向上させるように、追加の層は、適切な湿気特性を提供するようになる場合もある。] 図１０
[0067] 本発明の実施形態において、追加の層は、２つあるいはそれらの機能性のすべてを組み合わせる。]
[0068] 追加の層は、各々がそれらの機能性の一つ以上を提供する、異なる複数のサブレイヤを備えることができる。湿潤サブレイヤ、つまり適切な湿気特性を提供するサブレイヤが設けられる組み合わせにおいて、このサブレイヤは、好ましくは最後に設けられ、その結果、それは結局、誘電材料３に接触する。その前に、障壁層つまり適切な拡散障壁特性を提供するサブレイヤを設けることができる。誘電体３に対して支柱構造４の選択的な除去を改善するためにサブレイヤが適用される場合、この層は、好ましくは最初に適用される。]
[0069] 追加の層が適用され、たぶんサブレイヤを備える実施形態では、内部支柱構造４それ自体が除去可能である（工程Ｆ）前に、それらの層も、内部支柱構造４の上部にて除去されねばならないかもしれない（工程Ｅ）。]
[0070] 酸化シリコンは、障壁層、エッチング停止層、及び湿潤層の機能を同時に有することができる。他の障壁層は、Ｔａ（ｘ）、Ｔｉ（ｘ）を含んでいる。Ｔｉ（ｘ）は、また湿潤層として役立つことができる。任意の要素合金あるいは要素化合物を意味する場合、「要素（ｘ）」の表記法が用いられる。障壁層は、酸化シリコン、タンタル（Ｔａ）あるいはチタン（Ｔｉ）を備えることができる。湿潤層は、チタン又は酸化シリコンを備えることができる。エッチング停止層は、酸化シリコンを備えることができる。]
[0071] さらに別の実施形態において、追加の層は、工程（Ｂ）におけるようなリング構造２ａの形成と、工程（Ｄ）におけるようなリング構造の充満との間で設けられないが、しかし、プレウェッティングだけは、工程（Ｄ）における充填を改善するために実行可能である。プレウェッティングは、誘電材料をスピニングする前に、溶解を導く（スピンされ硬化可能である）。これは、表面を親水性にすることができ、誘電材料例えばポリマーをトレンチ内へ流すのに役立つ。プレウェッティング剤は、誘電体の溶剤になりえる。]
[0072] （Ｄ）リング構造２ａを誘電材料３で満たすこと −図４の（ｂ）
リング構造２ａを誘電材料３で満たすことは、図４の（ｂ）に図示されている。本発明の有利な実施形態において、リング構造が誘電材料３で完全に満たされ、それにより誘電材料３の下に空隙を残さないように（上記参照）、リング構造２ａの平均幅が選択される。]
[0073] リング構造２ａ例えばシリコン基板の穴部の適切な充満を保証するために、真空工程を追加してもよい。誘電材料３がベンゾシクロブテン（ＢＣＢ）である場合、それがより高温度で硬化し始める前に、この材料が約１７０℃で最大の流れを示すので、これは約１７０℃で有利に行なわれる。ＲＨ８０２３は、例えば１７０℃のような高温にて適用される必要はない。それは室温で流れる。]
[0074] 本発明の実施形態により、誘電材料３は、液相にてリング構造２ａに適用される。このことは、堆積され成長した酸化物又は窒化物と同様に、スピンオンあるいはスプレーオン、あるいはＣＶＤ堆積されたポリマーでありえる。誘電材料３は、第１主面Ｓ１の上に誘電材料層をスピンコーティング又はスプレーコーティングすることによって適用可能である。]
[0075] 適用された誘電材料３は、一般的に、リング構造２ａを充填するだけでなく、第１主面Ｓ１の上に層を形成する。]
[0076] 特別な実施形態において、誘電材料は、ベンゾチクロブテン（ＢＣＢ）を備える、あるいはベンゾチクロブテン（ＢＣＢ）からなる。他の実施形態において、それはシリコーン、エポキシ系材料、あるいは、例えばＲ＆Ｈ８０２２及び８０２３（様々な粘性を有する）のようなＲ＆Ｈからのスピンオン誘電体を備える又はから成る。]
[0077] 本発明の特定の実施形態において、基板１が２０℃を超えて、あるいは３０℃を超えて、あるいは４０℃を超えて、あるいは５０℃を超えて、あるいは６０℃を超えて、あるいは７０℃を超えて、あるいは８０℃を超えて、あるいは９０℃を超えて、あるいは１００℃を超えて、あるいは１１０℃を超えて、あるいは１２０℃を超えて加熱されたとき、誘電材料３例えばＢＣＢが適用される。]
[0078] また、ＲＨ８０２３が使用可能である。この場合、充填は、より低い温度、室温でさえ実行可能である。基板の加熱は、誘電材料３の粘性を低下させることになり、これは、図１０に図示されるように、トレンチ密度の高い領域ではトレンチの上部が満たされない場合の誘電材料３の充填特性に関して有利であるかもしれない。] 図１０
[0079] リング構造２ａを誘電材料３で満たす効率を改善するために、一つあるいは二つ以上の複数のその後のスピンコーティング工程及び／又はスプレーコーティング工程が適用可能である。また、誘電材料３の平坦化は、後のスピンコーティング工程を用いて改善可能である。ある材料例えばＢＣＢを用いたとき、密度の高い構造では、ウェーハで利用可能な材料の量が制限されているので、それらの材料は、トレンチを底から半分のみ（あるいは２／３）満たす。そのような場合、第２の（時々、第３、第４の、…）誘電体コーティングは、上記充填の完了を支援する。さらに、表面形状は、複数のコーティングによって改善可能である（つまり、表面粗さは縮小される）。平坦化する誘電材料は、それは第１の誘電性コーティングの上の一つ以上の追加の層でありえる、好ましくはベンゾシクロブテン（ＢＣＢ）あるいはＲＨ８０２３−１０になりえる。また、ＲＨ８０２３−２も使用可能である。誘電材料は、その推奨された／関連のある溶剤で希釈可能である。それらの複数のスピンコーティング工程は、典型的には、より平坦な前面に帰着する。]
[0080] 好ましい実施形態において、誘電材料３を設けて得られる構造が本質的に平坦な形状（topology）（ウェーハの平坦な前面）を有するように、誘電材料３は選択され適用される。第１主面Ｓ１の上に層を形成する誘電材料３は、また均一でないかもしれない。例えば、塗布された誘電材料３の表面厚みは、均一ではない。それは、より低い密度のビア領域で厚くなるかもしれず、一方、より高いビア密度の領域で薄くなるかもしれない。これは、リング・トレンチ２ａを満たすため、より多くの誘電材料が消費されるという事実に起因するかもしれない。]
[0081] さらに、くぼみ９は、リング・トレンチ２ａ／ビアの上にのみ形成可能である（図１１及び図１２を参照）。] 図１２
[0082] 例えば、誘電材料３がその除去のために内部支柱構造４の上にパターン化されるとき、表面Ｓ１の上の誘電材料３の非均一／形状（topography）は、後の処理工程において問題を引き起こすかもしれない。図１４は、トレンチの位置でのくぼみの場合に発生可能な問題を示している。図１４では、第１誘電体層のさらなる平坦化をせずに内部支柱の上の誘電体層の開口が表わされている。図１４の（ａ）は、トレンチの位置でのくぼみを含む第１誘電体層の形状を表わす。単一層ポリマー充填の形状のため、その上にスピンされたレジストは、均一ではない。図１４の（ｂ）は、内部支柱の上のレジスト層の開口後のレジスト層の形状を表わしている。さらなるレジストへのドライエッチングの選択性は、一般的に低く（両方はある種のポリマーである）、よって、ＣＤは拡大する（図１４の（ｃ）を参照）。ＣＤロスはエッチング時間と直接に関係するので、その問題は、ポリマーの厚さの増加とともに大きくなる。それは、同様に、除去されるべき材料の厚さに直接関係する。本発明の実施形態によれば、これは、二重コーティングのアイデアが適用される理由である。つまり、形状を除去すること、及び誘電材料の写真パターン化可能なことを使用可能であること、である。]
[0083] リソグラフィーの間、追加のレジスト層が誘電体３に堆積可能であるか、あるいは誘電材料３がそれ自身、リソグラフィー特性を有するように選択可能である。追加の形状は、リソグラフィーの間、マスク（誘電体３自身であるか、その上の追加のレジスト層である）の異なる高さに帰着し、これは、照明の間、制限された焦点深度のために問題を引き起こすかもしれない。さらに、リソグラフィー特性、又は上に追加のレジスト層を有する誘電材料３は、非均一な厚さを有するかもしれない。現像の間、より薄い領域は、より厚い領域よりも速く現像され、結局、非均一なプリント及びＣＤロスに帰着する。誘電材料３が写真パターン化可能でない場合、それは、ドライエッチングにより付随して起こる、ハード及び／又はレジストマスクにてパターン化可能である。さらに薄い領域は、厚い領域よりも速くエッチングされ、ＣＤロスに帰着する。さらに、レジストへのドライエッチング処理の選択性が誘電材料と比較して低い場合、厚い（誘電材料よりも厚い）レジスト層がパターニングのために必要である。これは、また、アライメント構造にコンタクトする間、厚い層による画像ぶれのためアライメントを非常に困難にする問題を導くかもしれない。]
[0084] 上述の問題は、誘電体層を２度適用することにより、解決することができる。これは、同じ誘電体層あるいは異なる粘性を有する同じ材料、又は、同一のあるいは異なる粘性を有する異なる材料であることができる。好ましくは、第２誘電体層は、第１誘電材料よりも高い粘性を有する。しかし、別の実施形態では、第１誘電体層は、また、第２誘電材料よりも高い粘性を有することができる。このことは、トレンチの充填要件をパターニング要件から分離することを可能にする。手順は、本質的に３工程（図１３の（ａ）、（ｂ）、（ｃ））に分割することができる。]
[0085] 第１誘電体層３ａは、トレンチ充填能力に関して選択され、トレンチ２ａを充填するのに使用される（図１３の（ａ）を参照）。それは、写真パターン化可能あるいは不可能になり得る。]
[0086] 第２工程では、第１誘電体層３ａはエッチバックされる。最良のケースでは、上面は非常に滑らかである。エッチバックの間、第１誘電体層３ａは、部分的にのみ除去可能であり、あるいは、図１３の（ｂ）に表わされるように、ウェーハ１の表面が完全に露出／清浄されるまで、エッチバックを行うことができる。この段階では、ウェーハ表面を完全に洗浄するために、僅かに過剰エッチングを行うことができる。最良のケースにおいて、ウェーハ表面は、誘電体層３ａで清浄である。トレンチ／ビアは、さらに誘電体層３ａでほぼ完全に満たされる。最良のケースでは、トレンチ２ａは、誘電材料３ａで完全に満たされ、その結果、残りの形状は制限される。]
[0087] 第３工程では、誘電材料３ｂの第２層が表面上に適用される。第２の誘電体層３ｂ（図１３（ｃ）を参照）を適用する前にトレンチが満たされるので、ウェーハ表面の形状は、満たさない場合に比べて低い。誘電材料３ｂの第２層は、均一に分配され、第１層３ａに比べてより均一であろう。]
[0088] 第２誘電体層３ｂは、第１誘電材料３ａと同じ誘電材料であってもよく、あるいは異なる粘性を有する同じ材料、あるいは異なる誘電材料であってもよい。特定の実施形態では、第２誘電体層は薄く、つまり１０μｍ、より良くは５μｍ未満、より良くは２μｍ未満、例えば約２μｍである。このことは、接点配列を容易にし、可視光源に関して視野可視性（field visibility）が良い。これは、特定のアライメント手法に関してのみ適用され、例えば前面から背面側へのアライメント（front to back side alignment）、又は赤外線アライメントの場合に適切ではない。材料は、誘電体層３ｂの表面厚さを調整するように選択可能であり、あるいは材料は、特定の材料特性、例えばドライ又はウェットエッチングに対する抵抗に関して選択可能である。両方の場合において、選択は、この分離されたビアが使用される応用例に依存するであろう。]
[0089] 第２の誘電材料３ｂは、好ましくはベンゾシクロブテン（ＢＣＢ）あるいはＲＨ８０２３−１０である。好ましくは、第２誘電材料３ｂは、写真ＢＣＢあるいは非写真ベンゾシクロブテン（ＢＣＢ）である。また、ＲＨ８０２３−２も使用可能である。]
[0090] 特定の実施形態において、所定の温度、例えば室温、あるいは２５０℃未満、あるいは１５０℃未満のいずれかの温度で、リング構造２ａが誘電材料３によって完全に満たされるように、誘電材料３及びリング構造２ａの幅ｗが予め決定される。ある応用例について、処理の間の温度は制限される必要があり、さらにトレンチは、誘電材料で満たされる必要がある。充填材料及び／又はトレンチの寸法の適切な選択は、それらの状況下での充填を容易にすることができる。]
[0091] 特定の実施形態において、リング構造２ａが誘電材料３によって完全に満たされるように、誘電材料３、リング構造２ａの幅ｗ、及び平均リング構造間距離ｐあるいはリング構造密度が予め決定される。]
[0092] 特定の実施形態において、例えば室温、あるいは約２５０℃未満、あるいは約１５０℃未満のいずれかの温度、例えばＩＣが温度バジェットにより破壊されないような所定の温度で、リング構造２ａが誘電材料によって完全に満たされるように、相互接続構造用の誘電材料３、リング構造２ａの幅ｗ、及び平均リング構造間距離ｐあるいはリング構造密度は予め決定される。このビアは、ポストＣＭＯＳ加工において、特に例えばメモリ応用例において使用可能である。この場合、温度は、好ましくはできるだけ低く、さらに１３０℃未満である。ある実施形態において、誘電材料は、加熱した基板に適用することができる。粘性が局所的に変更／減少するように、誘電材料は局所的に加熱されることができる。そのように流れは向上され、よりよい充填が達成可能である。基板１は、例えば約２０、３０、４０、５０、６０、７０、８０、９０、１００、１１０、１２０、１３０、１４０、１５０、１６０、１７０℃の一つまで加熱可能である。]
[0093] （Ｅ）誘電材料３のパターニング
第１主面Ｓ１の上の誘電材料３は、少なくとも内部支柱構造４（図４に不図示）の上の誘電材料３の層を開けるように、パターン化される。本発明のある実施形態によれば、少なくとも内部支柱構成の上方の領域において誘電材料３の層を開口することは、リソグラフィー及びエッチングによって実行可能である。]
[0094] 図１３に図示されるように、第１及び第２の誘電材料３ａ、３ｂが適用される場合、工程（Ｅ）の間、支柱構造４の上を開けるため、第２誘電材料３ｂは、内部支柱構造４の上部から除去可能である（図１３（ｄ）を参照）。これは、追加のリソグラフィー及びエッチング工程により行うことができる。特定の実施形態において、第２誘電体層３ｂは、写真パターン化可能なように選択することができる。そのように、第２誘電材料３ｂは、上に追加のレジスト被覆をすることなく標準のリト・プロセスによって内部支柱構造４の上から取り除くことができる。このように、プリントの均一性は改善され、ＣＤロスの問題は、低減することができる。]
[0095] 内部支柱構造が導電性材料例えば導電性のシリコンであり例えば注入により実現される場合、工程（Ｆ）、（Ｇ）、（Ｈ）は、省略することができる。]
[0096] （Ｆ）内部支柱構造４の除去 −図４の（ｃ）
誘電材料３をパターン化した後、及び任意に、工程（Ｃ）の間に適用された他の層をパターン化した後、図４の（ｃ）に図示するように、内部支柱構造４は、支柱空間２ｂを残して、リング構造２ａの底２４まで除去される。内部支柱構造は、例えばＷコンタクトをＩＬＤ層に与えるとき、トレンチの底よりも低いレベルまで除去可能である。内部支柱構造もまた、リング構造の底よりも高いレベルまでエッチングすることができる。第２表面Ｓ２からビア構造に接触するとき、後の場合、第２表面Ｓ２からビアを露出させるために、ビア処理の後、追加の薄形化を加えることができる。その側面がＢＥＯＬがあるところであり、ＢＥＯＬがない例えばＭＥＭＳキャッピング応用例にそれが使用可能であることから、後の場合は、ＩＣウェーハに適用可能ではないかもしれない。内部支柱のこの除去は、エッチングによって行なうことができる。それは、ウェットあるいはドライエッチング、あるいは両方の組み合わせによって行なうことができる。]
[0097] 基板１の残り以外の異なる材料を備える少なくとも一つの層（不図示）は、基板の一部になりえて、例えば、下層のデバイス例えばＰＭＤ層と電気的コンタクトを実現するために、例えば内部支柱構造４の底で、部分的に除去されなければならないかもしれない。異材料を備える少なくとも一つの層の除去は、内部支柱構造４を除去するとき、例えばそれをエッチングすることを意味することができる。これは、支柱構造４に存在する他の材料とともに単一のプロセス例えば単一のエッチング工程にて発生可能であり、又は、内部支柱構造４に存在する材料に依存して、異なる後の工程（エッチングサブ工程）で実行可能である。各工程は、基板支柱サブレイヤあるいは後のサブレイヤ（例えばドライ及び／又はウェットエッチングの場合に化学エッチングを変更することによる）を選択的に除去することに適合可能であるが、しかし、この材料が穴部に留まらねばならない（部分的に）ように、基板支柱構造４を取り囲む誘電材料３に対して常に大きな選択性であることができる。そのような層の典型例は、レベル間誘電体（ＩＬＤ）層であり、それは、バック・エンド・オブ・ライン（ＢＥＯＬ）相互接続構造に存在する層であり、ＢＥＯＬにおける金属相互接続を、例えばフロント・エンド・オブ・ライン（ＦＥＯＬ）から電気的に分離する機能を有する。典型的なＩＬＤ層あるいはＩＬＤ材料は、酸化物、例えば酸化シリコン、テトラエトキシシラン（ＴＥＯＳ）酸化物、低ｋ誘電体、ＢＣＢあるいはポリイミド（エポキシ系ポリマーが添加可能）のようなポリマーである。]
[0098] 支柱構造４の除去は、エッチング例えばドライエッチングによって行なうことができる。特定の実施形態において、ディープ反応性イオンエッチング−誘導結合プラズマ（ＤＲＩＥ−ＩＣＰ）が使用可能である。別の実施形態において、それは、最初、ウェットエッチング及びその後、ドライエッチングであることができる。それは、最初、支柱構造４の半導体部分例えばシリコン部分のウェットエッチングで、続いて、支柱のＩＤＬ層のドライエッチングであることができる。さらに別の実施形態において、それは、最初、ドライエッチングで、後でウェットエッチングであることができる。それは、最初、支柱構造４の半導体部分例えばシリコン部分のドライエッチングで、続いて、支柱構造４のＩＤＬ層のウェットエッチングであることができる。]
[0099] （Ｇ）障壁層の提供
任意的に、本発明のある実施形態において、障壁層（不図示）は、リング構造２ａを生成することと、リング構造２ａを誘電材料３で満たすこととの間にそれを適用するよりもむしろ、内部支柱構造４を除去した後に適用可能である。工程（Ｃ）の間に提供される障壁層に対して与えられた細目は、また、この任意の工程（Ｇ）の間に提供される障壁層にも適用できる。]
[0100] （Ｈ） 空間を導電性材料で満たすこと −図４の（ｄ）
空間２ｂは、少なくとも部分的に導電性材料５で満たされ、それにより相互接続構造を形成する。相互接続構造は、底面から上へ第１主面までの電気路を形成する。]
[0101] 支柱空間２ｂを満たすことは、好ましくは、最初にシード層を堆積すること、そして次に導電性材料５の電気メッキをすることにより行なわれる。シード層は、ウェーハの全面、つまり基板１の上面、並びに空間２ｂの側壁及び底壁を覆うことができる。シード層は、例えば化学蒸着法（ＣＶＤ）、物理的気相成長法（ＰＶＤ）、電気化学蒸着法（ＥＣＤ）、スパッタリング技術、ＭＯＣＶＤによって、及び当業者に既知の他のいずれの方法によって適用することができる。]
[0102] また、金属ペースト例えば銅ペーストが適用可能である。]
[0103] 導電性材料５は、金属であってもよい。特定の実施形態において、導電性材料は、銅（Ｃｕ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、あるいはこの分野で使用される他のいずれの金属であってもよい。導電性材料は、また合金、注入された半導体、導電性のシリコン、導電性ポリマーでありえる。また、上述の材料の組み合わせが使用可能である。導電性材料を堆積する工程は、恐らく外部コンタクトと相互接続を作成する。この工程は、様々なサブステップを備えることができる。]
[0104] 導電性材料の下の追加の層つまり中間層が使用可能である。これは、例えば、穴部の充填の改善、導電性材料の接着の改善、ストレスの低減、材料の相互拡散の防止、…を図ることができる。]
[0105] 本発明の特定の実施形態において、除去された内部支柱構造４は、導電性の支柱、例えば金属支柱５を形成するように、導電性材料例えば金属で完全に満たされる。]
[0106] 別の実施形態において、相互接続構造は、除去された内部支柱構成４の底面及び側面を覆う導電性材料の層であり、これによって、内部導体穴部を残しあるいは形成する。これは、そのような層の等角のメッキによって製造することができる。これは、図８及び図９に図示される。好ましい実施形態では、内部導体穴部は、誘電材料で満たされる。図８を参照すること。] 図８ 図９
[0107] 特定の実施形態において、リング構造が導電性材料５によって完全に満たされるように、誘電材料、相互接続構造用の導電性材料、及びリング構造の幅は、予め決定される。]
[0108] （Ｉ）基板を薄くすること
本発明の実施形態による方法は、さらに、生成された導電性構造５に到達するまで、第２主面Ｓ２から基板１を薄くすることを備える。この実施形態は、基板１の第１主面Ｓ１から第２主面Ｓ２まで延在する相互接続に帰着する。その相互接続もまた、ビアあるいはスルーホール、あるいはシリコン三次元集積化においてスルーシリコンビア（ＴＳＶ）とも呼ばれる。]
[0109] 本発明の実施形態において、薄層化は、例えば研削のような機械的な操作、又は他の先端技術によって行なうことができる。本発明の別の実施形態によれば、薄層化は、化学的に薄層化すること、例えば基板１を第２主面Ｓ２からドライエッチング又はプラズマエッチングし、相互接続構造５に到達したとき薄層化を停止することを備えることができる。]
[0110] また、さらに他の実施形態によれば、化学的な薄層化例えばプラズマエッチングは、導電性構造５に到達するところのレベルで停止しなくてもよく、そのレベルを超えて継続してもよい（したがって、基板１例えばシリコン基板を僅かにオーバーエッチングする）。相互接続構造（導電性材料５、あるいは導電性材料５と誘電体３とが組み合わされたもの）は、エッチングバック面から突出するであろう。このことは、はんだボール又はバンプのようなはんだボリュームの追加には有利である。例えば、はんだボール又ははんだバンプのようなはんだボリュームは、第２表面上で導電性構造にさらに適用可能である。]
[0111] 本発明の実施形態のいくつかの利点は、以下の一若しくは複数を含む。即ち、
−誘電材料３は液相で適用され、平らな表面が達成されるような状態であるので、リソグラフィーによって行なわれるパターニングプロセスは、そのような平らな表面上に非常に正確に適用することができ、このことは非平面の表面に関するケース、つまりウェーハ形状（例えばトレンチ又はリングの底で誘電体を開口する）に、処理フロー、リト、及びエッチングは多数の問題の源である、をより少なくするであろう。
− 本発明の実施形態による実施形態は、より安価で、より多くの誘電性のプロセスを行うことを提供する。従来技術の処理フローでは、誘電体はＣＶＤによって堆積され、これは比較的高価である。スプレーコーティングは、スピンコーティングよりも一般的に高価であるが、ＣＶＤよりもさらに安価である。ＣＶＤは大きな形状（topography）を導くので、歩留まりに悪影響と与える。]
[0112] 本発明の実施形態において、方法が開示され、ここで、基板１は少なくとも一つの内部金属面を備え、リング構造２ａは金属面までエッチングされ、それにより内部金属面がエッチング停止面あるいは層として機能する。]
[0113] 内部金属面は、典型的な実施形態において、ＢＥＯＬの最初の金属層であってもよい。]
[0114] 本発明の特定の実施形態は、キャリアーに適用可能である。つまり、基板１の第２主面Ｓ２が結合剤５１によって一時的キャリアー５０（図５（パート１）を参照）にさらに接合されているが、キャリアーに適用可能である。この結合剤５１は、好ましくは一時的なものになりえる。これは、基板１の任意の薄層化（図５（パート２）を参照）の前、及び提供例えばリング構造２ａをエッチングする（図５（パート３）を参照）前に、好ましくは行われる。それらの実施形態において、結合剤５１は、好ましくは低温結合剤であり、４００℃まで、あるいは２５０℃まで、あるいは１７０℃まで、あるいは１５０℃まで、あるいは１３０℃までの温度に耐えることができる。本発明の実施形態において、一時的結合剤５１、及び基板１とともに複合基板を形成する第２の一時的基板であるキャリアー５０が存在し、全てのプロセスは、一時的結合剤５１が例えば２５０℃未満の、あるいは１７０℃未満の、あるいは１５０℃未満の、あるいは１３０℃未満の温度に耐えることができる温度で好ましくは実行される。] 図５
[0115] 発明の別の態様は、上述したような方法のいずれかにより製造された電気的な相互接続を備えたデバイスを提供する。発明の別の態様は、上述した方法のいずれかにより製造された電気的な相互接続を提供する。]
[0116] 以下に、本発明の実施形態による方法のフローの特定の実施形態が記述される。ここに記載されないフローの詳細は、上述した方法の実施形態のいずれかによることができる。]
[0117] 処理フローの第１の実施形態が図５に図示されている。
対象のデバイスウェーハの基板１は、図５のパート１に図示されるように、キャリアーウェーハ５０上に接着又は結合されている。この接着又は結合は、一時的な接着又は結合材料５１によって行うことができる。図示される実施形態において、デバイスウェーハ１は、フロントエンド（例えばＷプラグ）、バックエンド（例えば銅又はアルミニウム）あるいはパッケージング層（例えば銅又はアルミニウム）の一部である金属５２と、ラインスタックのバックエンドの一部になり得るＩＬＤ層５３とを備える。ＩＬＤ層は、相互接続の第１のＩＬＤ、あるいはパッシベーションレベルに存在する層であることができる。] 図５
[0118] 図５のパート２に図示されるように、デバイスウェーハ１は薄くされる。これは、最終のデバイスウェーハ厚が元のデバイスウェーハ厚よりも低いように、デバイスウェーハ１の裏面を研削することにより行うことができる。特定の実施形態において、デバイスウェーハ厚は、約５０μｍであり得る。] 図５
[0119] キャリアーウェーハ５０上に依然として存在する間、フォトレジスト工程が環状の幾何学的形状を形成するためにグランド面Ｓ１に適用される。図５のパート３に図示するように、環状幾何学的形状の深い反応性イオンエッチングが行われ、よって、ドーナツ状つまりリング構造２ａを形成する。エッチングは、例えば、デバイスウェーハ１のＩＬＤ層上（デバイスウェーハの前側面）に止まる。このＩＬＤ層は、ラインスタックのバックエンドの一部であり、それは、相互接続の第１のＩＬＤ、あるいはパッシベーションレベルに存在する層でありえる。] 図５
[0120] 誘電材料３例えばＢＣＢのようなポリマーは、図５のパート４に図示されるように、ウェーハ１上にスプレー又はスピンコーティングによって適用される。環状構造２ａは満たされ、ウェーハ１の表面は、この誘電材料３例えばポリマーによって不動態化されている。本発明の実施形態において、上述したような二重コーティング３ａ、３ｂが適用可能かもしれない。] 図５
[0121] 第２のリソグラフィー工程（例えば感光性の第２誘電体層のレジストとともに）は、内側の残っている基板例えばシリコン、支柱４の上に、誘電材料３に開口、例えばポリマー開口を形成する。内部支柱構造４が存在するところで、基板表面例えばシリコン表面が露出されるように、誘電材料例えばポリマーは、例えばドライエッチングされる。例えば、ディープ反応性イオンエッチングのような、あるいは、濃縮ＴＭＡＨ溶液が約６０℃と約８０℃との間まで加熱されるようなウェットプロセスのようなエッチング工程が、内部支柱構造４を完全に除去するために、例えばエッチングするために使用可能である。除去工程、例えばエッチング工程は、上述したＩＬＤ層上に停止可能である。プロセスの性質により、誘電材料３例えばポリマーの機械的完全性は保存される。]
[0122] その後、第２の削除工程、例えばエッチング工程は、ビアの底で、下の金属層までＩＬＤ層を選択的に除去する、例えばエッチングするのに使用される。ＩＬＤ層の除去、例えばエッチングは、図５のパート５に図示されるように、金属５２上に止まる。] 図５
[0123] 存在するならば、誘電材料３例えばポリマーの上に位置するフォトレジスト層（不図示）は除去され、キャリアーウェーハ５０に依然として取り付けられている間、キャリアーウェーハ５０を有するデバイスウェーハ１は、チタン／銅シード層堆積（不図示）を受ける。このシード層蒸着は、ＰＶＤによって行うことができる。別の実施形態において、それは、またイオン化されたＰＶＤあるいはＭＯＣＶＤによって行うこともできる。任意に、シード層は、無電解のプロセスによって修復可能である。]
[0124] 第３のリソグラフィー工程は、グランド面に導電性材料５を設けるための鋳型として、例えば銅メッキのような金属メッキ用の鋳型として、使用されるであろうレジスト（不図示）を形成する。ウェーハは、電気化学析出プロセスによって電気メッキ可能であり、相互接続は、この方法で再分配可能である。その結果、ビアつまり先に設けられた穴は、図５のパート６に図示されるように、例えば銅の金属のような導電性材料により満たされ、後に、グラウンド・ウェーハ１の後側面と、別のウェーハの前側面における金属との間に電気的接続を可能にする。] 図５
[0125] 任意に、銅のような例えば金属の導電性材料が適用された表面は、図５のパート７に図示されるように、平坦化が要求される（例えばＡＫＡマイクロバンピング）ところのさらなるアッセンブリーを可能にするため、平坦化される。その平坦化は、例えば研削、あるいはフライ・カッティングのような機械的な平坦化であってもよい。] 図５
[0126] その後、レジストは除去され（不図示）、シード層が、例えばエッチングされて（不図示）除去される。任意に、グラウンド・ウェーハの後側面は、例えばポリマーの別の層（不図示）によって、さらに不動態化される。]
[0127] 図５のパート５に図示されるように、デバイスウェーハ１及びキャリアーウェーハ５０は、例えば熱及び／又は剪断運動によって切り離される。] 図５
[0128] ビア形成の間、キャリアーウェーハ５０を有するデバイスウェーハ１の温度は、好ましくは、一時的ボンディング層が硬化なしで立つことができる温度を決して超えない。それは、例えば約１３０℃を決して超えない。]
[0129] キャリアー５０からウェーハ１を剥離した後に、図５のパート９に図示されるように、得られたデバイスは、積み重ねることができる。] 図５
[0130] 処理フローの第２、第３、第４の実施形態が図７、図８及び図９と組み合わせて図６にそれぞれ図示される。] 図６ 図７ 図８ 図９
[0131] 図６のパート１は、デバイスウェーハ１、例えばシリコン・デバイスウェーハの準備を図示する。デバイスウェーハ１は、フロントエンド（例えばＷプラグ）の一部である金属５２と、バックエンド（例えば銅又はアルミニウム）あるいはパッケージング層（例えば銅又はアルミニウム）と、ラインスタックのバックエンドの一部であってもよいＩＬＤ層５３とを備える。ＩＬＤ層は、相互接続の第１ＩＬＤ、又はパッシベーションレベルに存在する層になりえる。] 図６
[0132] 図６のパート２に図示されるように、デバイスウェーハ１は、キャリアーウェーハ５０上に接着又は結合される。この接着又は結合は、一時的な接着あるいは結合材料５１によって行なうことができる。] 図６
[0133] 図６のパート３に図示されるように、デバイスウェーハ１は薄層化される。これは、最終のデバイスウェーハ厚が元のデバイスウェーハ厚よりも低いように、デバイスウェーハ１の後側を研削することにより行なうことができる。特定の実施形態において、デバイスウェーハ厚は、約５０μｍであってもよい。] 図６
[0134] キャリアーウェーハ５０上に依然としてある間、図６のパート４に図示されるように、フォトレジスト工程は、環状の幾何学的形状を形成するためにグランド面Ｓ１上に適用される。これは、感光層例えばフォトレジスト６０の応用、及び環状の幾何学的形状を形成するように、この層６０のパターニングを意味する。] 図６
[0135] その後、パターン化された感光層６０は、リング構造２ａを提供するように基板１をエッチングするためのマスクとして用いられる。図６のパート５に図示されるように、環状の幾何学的形状の深い反応性イオンエッチングを行うことが可能であり、それによりドーナツ状又はリング状の構造２ａを形成する。エッチングは、デバイスウェーハ１のＩＬＤ層５３（デバイスウェーハの前側）上に停止する。このＩＬＤ層は、ラインスタックのバックエンドの一部であり、それは、相互接続の第１のＩＬＤ、あるいはパッシベーションレベルに存在する層でありえる。] 図６
[0136] その後、感光層６０は、図６のパート６に図示されるように、当業者に既知のいずれかの適当なプロセスによってはぎ取られる。] 図６
[0137] 誘電材料３例えばＢＣＢのようなポリマーが、図６のパート７に図示されるように、ウェーハ１上にスプレー又はスピンコーティングによって適用される。環状構造２ａは、満たされ、ウェーハ１の表面は、この誘電材料３例えばポリマーによって不動態化される。本発明の実施形態において、上述した二重コーティング３ａ、３ｂが適用可能かもしれない。] 図６
[0138] 第２のリソグラフィー工程は、内側に残っている基板支柱４の上に、誘電材料３に開口を、例えばポリマー穴を形成する。したがって、図６のパート８に図示されるように、感光層６１例えばフォトレジストが適用されパターン化される。] 図６
[0139] 基板表面例えばシリコン表面が内部支柱構造４の存在するところ（不図示）で露出されるように、誘電材料３例えばポリマーは、例えばドライエッチングされてもよい。]
[0140] 例えばプラズマエッチングのようなエッチング工程は、又は、ディープ反応性イオンエッチング、あるいは濃縮ＴＭＡＨ溶液が約６０℃と約８０℃との間まで加熱されるようなウェットプロセスは、内部支柱構造４を完全に除去する、例えばエッチングするために使用可能である。除去工程、例えばエッチング工程は、先に述べたＩＬＤ層上に停止可能である。プロセスの性質により、誘電材料３例えばポリマーの機械的完全性は、保存されている。その後、更なる削除工程、例えばエッチング工程は、ビアの底で、金属５２までＩＬＤ層５３を選択的に除去する、例えばエッチングするために使用可能である。ＩＬＤ層の除去、例えばエッチングは、図６のパート９に図示されるように、金属５２上に止まる。] 図６
[0141] 図６のパート１０に図示されるように、誘電材料３例えばポリマーの上に位置したフォトレジスト６１が除去される。] 図６
[0142] その後、キャリアーウェーハ５０に依然として取り付けられた間、デバイスウェーハ１及びキャリアーウェーハ５０の組み合わせは、シード層６５の堆積、例えばチタン／銅シード層堆積（図６、パート１１）を受ける。このシード層堆積は、ＰＶＤによって行うことができる。別の実施形態において、それはまたイオン化されたＰＶＤあるいはＭＯＣＶＤによっても行うことができる。任意に、シード層は、無電解のプロセスによって修復することができる。] 図６
[0143] 第３のリソグラフィー工程は、例えば銅メッキのような金属メッキ用の導電性材料５例えば鋳型を設けるための鋳型として用いられるであろうレジスト６３を形成する。]
[0144] 上述の説明は、第２、第３、及び第４の処理フローに共通である。]
[0145] 第２の処理フローは、さらに図７に図示される。] 図７
[0146] 図７のパート１３に図示されるように、ウェーハは、電気化学析出プロセスによって電気メッキされる。その結果、ビアつまり先に設けた穴部は、金属例えば銅のような導電性材料５によって満たされ、後で、グラウンド・ウェーハ１の後側面と、別のウェーハの前側面に存在する金属との間に電気的接続を可能にする。] 図７
[0147] その後、レジスト６３は除去され（図７、パート１４）、シード層６５が除去される、例えばエッチングされる（図７、パート１５）。] 図７
[0148] 任意に、平坦化が要求される（例えばＡＫＡのマイクロバンピング）ところのアセンブリーを可能にするために、図７のパート１６に図示されるように、適用された導電性材料５例えば銅のような金属の表面は、平坦化されている。その平坦化は、例えば研削あるいはフライ・カッティングのような機械的な平坦化であってもよい。] 図７
[0149] 図７のパート１７に図示されるように、デバイスウェーハ１は、例えば熱及び／又は剪断運動によってキャリアーウェーハ５０から剥離される。] 図７
[0150] 第３の処理フローが、図６のパート１２における状態から始まり、さらに図８に図示される。] 図６ 図８
[0151] 図８のパート１３に図示されるように、導電性材料５例えば銅のような金属の等角の電気メッキが行なわれる。レジスト６３は、はぎ取られ（図８、パート１４）、予めレジスト６３の下に存在するシード層６５が除去される、例えばエッチングされる（図８、パート１５）。] 図８
[0152] 第３誘電体層３ｃ、例えばポリマーが適用されパターン化される（図８、パート１６）。このポリマーは、銅ラインをパッシベーションするために用いられ、パターニングは、銅パッド上に、次のバンプ（はんだ又はＴＬＰ…）形成プロセスのために要求される。] 図８
[0153] 更なるシード層８０、例えばチタン／銅シード層（図８、パート１７）が堆積される。このシード層堆積は、ＰＶＤによって行うことができる。別の実施形態において、それはまたイオン化されたＰＶＤあるいはＭＯＣＶＤによって行うこともできる。任意に、シード層は、無電解のプロセスによって修復することができる。シード層の修復は、例えばビア内側に銅メッキを使用するとき、ビアの充填を改善する。] 図８
[0154] 例えば銅メッキの後には錫（Ｓｎ）メッキが続くバンプ材料のメッキのために（図８、パート１９）、更なるレジスト８１が適用され、パターン化される（図８のパート１８））。バンプメッキのためそこに置かれるレジストは、はぎ取られ（図８、パート２０）、チタン／銅シード層８０はエッチングされる（図８、パート２１）（一般的にウェットエッチング）。任意的に、アンチモン（Ｓｂ）表面は、フリップチップ・ボンディング中の歩留まり増加のため、例えばフライ・カッティングによって平坦化することができる（図８、パート２２）。最後に、一時的キャリアーは、３次元積層（図８、パート２３）の前又は後に除去される。] 図８
[0155] 第４の処理フローは、図６のパート１２の状態から始まり、さらに図９に図示されている。] 図６ 図９
[0156] 図９のパート１３に図示されるように、導電性材料５例えば銅のような金属の等角の電気メッキが行なわれる。レジスト６３は、はぎ取られ（図９、パート１４）、予めレジスト６３の下に存在するシード層６５が、例えばエッチングされて除去される（図８、パート１６）。] 図８ 図９
[0157] 任意に、平坦化が必要な（例えばＡＫＡのマイクロバンピング）ところの更なるアセンブリーを可能にするために、図９のパート１６に図示されるように、適用された導電性材料５、例えば銅のような金属の表面は、平坦化されている。平坦化は、例えば研削あるいはフライ・カッティングのような機械的な平坦化であってもよい。] 図９
[0158] 図９のパート１７に図示されるように、デバイスウェーハ１は、熱及び／又は剪断運動によってキャリアーウェーハ５０から剥離される。] 図９
[0159] 第３及び第４の処理フローの実施形態において、相互接続構造は、除去された内部支柱構造４の底面及び側面を覆う導電性材料５の層であり、それにより、内部導体穴部を残すか形成する。図８に図示された実施形態において、内部導体穴部は、誘電材料で満たされる。] 図８
[0160] ＢＣＢ誘電体層に対するシリコン除去の選択性試験
以下に示す実験結果は、ＢＣＢに関するものであるが、同様の試験がＲＨ８０２３−１０に対してなされ、類似の結果が示されている。]
[0161] ＤＲＩＥプロセスを用いることによって、シリコン支柱４は、約３μｍ／ｍｉｎの速度でエッチングされ、一方、ＢＣＢ３は、水平面で２μｍ／３０ｍｉｎ（つまり０．０６７μｍ／ｍｉｎ）の速度で除去された。実質的に水平な面のエッチングは、本質的に垂直な面（支柱空間２ｂの側面）のエッチングよりも一般的に迅速であるということからして、ＢＣＢに対するＤＲＩＥ除去工程の選択性は、１：４５よりも大きい。]
[0162] ウェットエッチングを用いることによって、８０℃で２０％のＴＭＡＨを用いて、シリコン支柱４の完全な除去が達成され、一方、ＢＣＢ３は影響されなかった。これは、選択性は無限であることを意味する。]
[0163] よって、ＢＣＢは、ＤＲＩＥエッチングと、さらにウェットのＴＭＡＨエッチングとの両方に適用する。]
[0164] いくつかの実験結果
シリコンウェーハ１は、ドライエッチングによってリング構造２ａを設ける。基板１の第１主面は、接着促進剤、例えばＤｏｗケミカルズからのＡＰ３０００を７０℃にて、その後に室温（約２０℃）でスピンコーティングによってＢＣＢ層３を適用する前処理がなされる。ＢＣＢ３０２２−４６は、５００ｒｐｍの回動速度で２０ｓ、その後、２０００ｒｐｍの回動速度で１０ｓ、広げられた。]
[0165] ５μｍの大きなトレンチが空隙なく半分−満たされた（硬化前）（ｃｆｒ図１０）。第２のＢＣＢ被覆が５μｍ幅のトレンチに関してビアを完全に満たすように適用された。] 図１０
[0166] 成功した実験は、３Ｄ ＳＩＣウェーハで行われ、それは酸化物によって覆われた。トレンチは、ＢＣＢで部分的に満たされ（図１０を参照）、ＢＣＢ３にて完全に満された。充填速度は、トレンチ密度に依存した。] 図１０
[0167] ＢＣＢ３とシリコン支柱４との間の界面に存在する酸化層は、トレンチのより容易な充填（あるいは完全な充填）を可能にするように適切なウェッティング特性を提供する。それは、また、エッチング停止層の機能、及び恐らくまた拡散障壁層としての機能（金属原子例えば銅の原子が近隣の基板の中へ、及びＢＣＢを通り近隣の基板の中へ拡散するのを防止する）も提供することができる。]
[0168] 基板１は、ＢＣＢによって覆われる間に、５０〜７０℃の範囲内の温度で加熱されて実験が行なわれた。トレンチは、ほとんど満たされ、充満効率が改善された。]
[0169] 環状を十分に満たすことを実証する二重被覆での実験が行なわれた。２工程以上を適用することは、例えば多くの工程が続いて適用され、トレンチの充填プロセスを改善する。]
[0170] ＢＣＢのようなポリマーは、例えばＣＶＤシリコン酸化物堆積と比較したとき、比較的低温で堆積することができる。分離された穴部を生成するために典型的な先行技術ＣＶＤシリコン酸化物堆積行程は、また、悪い工程被覆特性の特徴によりしばしば制限される。酸化シリコン堆積は、また一般的にはほぼ均一な厚さを有する層を生成し、これは、設計の自由を制限する。酸化シリコンは、容易に応力を高めることができ、柔軟ではない。]
[0171] ＢＣＢは、例えば異方的にドライあるいはプラズマエッチング可能であるので、ＢＣＢはパターン化可能である。ＢＣＢは、処理が容易であり、かつスピン及びスプレーコーティング可能である。それは、良好な平坦化特性を有する。ＢＣＢは柔軟であり、低応力構成が現われる。ＢＣＢは、大きな設計自由度を提供する。吸水は低い。基板及び導体への接着性能が存在する。ＢＣＢの他の特性は、Burdeaux等による、「Benzocyclobutene (BCB) Dielectrics for theFabrication of High Density, Thin Film Multichip Modules」journal of Electronic materials、１９巻、No.１２、１９９０年 に見つけることができる。]
[0172] 実験
図１５は、図１４に表わされた３工程の手順によって製作された第２誘電体層（ｃｆｒ、図１４の（ｃ））をエッチングした後のプリントにおける形状測定を示す。同じ粘性つまりＲＨ８０２３−１０が６０℃でスピンされた状態で、２回、同じ誘電体層が使用された。ポリマーの厚さは、〜７μｍである。このポリマーは、写真パターン化可能であり、スピニング後、〜１００℃でソフトベイク（soft baked）され、露光され、現像され、最後に〜１９０℃で硬化されるのがよい。ソフトベイクは、充填性能を減じ、表面粗さを増加させることが分かった。材料をスピニングし、〜１９０℃で直接に最終硬化へ移動したとき（ソフトベイク、露光、現像なし）、トレンチの充填は改善した。したがって、スピニング後、第１誘電体層は、直接に硬化を受けた。第２誘電体層は、ポリマーの標準リト加工、つまり〜１００℃でのソフトベイク、露光、現像、そして最後に〜１９０℃での硬化を受けた。この層の厚みは、約７μｍである。] 図１５
[0173] 図１５は、中央のシリコンブロックの上に第２誘電体層をパターン化した後の形状測定を示す。それは、第２誘電体層上のマスクパターンのよい形状を示す。この場合、第１（充填用の）及び第２（凹部及びパターニング後の表面被覆用の）の両方の誘電体層は、同じ材料の同じ粘性型である。これは、充填がより効率的であるので、厚い型である。このグラフは、中間に凹部エッチングを有する誘電体層の二重コーティングを使用する、及び、第２誘電体層の写真パターン化可能特性を使用する、一方で第１層は単にリング・トレンチを満たすために用いられる、マスクパターンの良い形状を示す。] 図１５
[0174] 図１６は、図１４に表わされた前述の３工程の手順によって製作され、低い粘性型により充填が行われる同じ誘電体層の２つの異なる粘性型を使用するプリントの形状測定を示す。同じ材料の希釈された型は、第２の層に用いられる。第２層の厚さは２μｍである。図１６は、中央のシリコンブロックの上に誘電体層をパターン化した後の形状測定を示す。それは、第２誘電体層上のマスクパターンのよい形状を示す。この場合、２つの誘電体層は、異なる粘性を有する。つまり上の第２誘電体は、第１誘電体よりも高い粘性を有する。したがって、凹部の後に適用された第２誘電体層は、充填用に用いられる第１誘電体の薄い型である。この場合における第２誘電体は、図１５におけるものよりも薄い。このグラフは、また、中間に凹部エッチングを有する誘電体層の二重コーティングを使用する、及び、第２の（より薄い）誘電体層の写真パターン化可能特性を使用する、一方で第１層はリング・トレンチを満たすためにのみ用いられる、マスクパターンの良好な形状を示す。] 図１５ 図１６
[0175] ポリマー及びシリコーンの熱機械的性質は、「柔軟で」及び壊れやすくない構造、具体的には相互接続構造が生成可能なようなものである。発明の一つの実施形態は、より小さなピッチを可能にし、よって、より高い密度の相互接続を可能にする。本発明の一つの実施形態による方法は、より迅速で、より容易で、より安価な加工を提供する。]
[0176] 上述の説明は、発明のある実施形態の詳細である。しかしながら、どんなに詳しく文書で上述がなされても、発明は、多くの方法で実行可能であることは当然であろう。発明のある特徴あるいは態様を記述するとき、特定の用語の使用は、その用語が関連する発明の特徴又は態様のいかなる特定の特徴も含むことに制限されるように、その用語がここで再定義されていることを示唆するように取られるべきでないことに注意すべきである。]
[0177] 材料と同様に、好ましい実施形態、特定の構造、及び形状が本発明によるデバイスに関してここに述べられたが、形態及び細部において様々な変化あるいは変更は、添付の請求範囲により定義されるように、この発明の権利範囲から逸脱することなくなすことができることを理解すべきである。]
[0178] 様々な実施形態に適用されるように、発明の新規な特徴を上記の詳述が示し、記述し、指摘したが、図示したデバイス又はプロセスの形態及び細部において、種々の省略、置換、及び変化は、添付の請求範囲により定義されるように発明から逸脱することなく当業者によって成すことができる。]

权利要求:

請求項1
少なくとも一つの電気的な相互接続構造を備えた基板であって、上記少なくとも一つの電気的な相互接続構造は、・基板における導電性内部支柱構造（５）と、・導電性内部支柱構造（５）を囲む第１誘電材料（３）を含むリング構造（２ａ）と、を備え、第１誘電体層の厚さの非均一性は、０．５％と１０％との間にある、基板。
請求項2
当該基板は第１主面を有し、上記基板は、さらに、導電性内部支柱構造のまわりで第１主面に第１誘電材料の層を備える、請求項１記載の基板。
請求項3
第１誘電材料のリング構造（２ａ）の厚みは、１００ｎｍと１０μｍとの間にある、請求項１又は２記載の基板。
請求項4
第１誘電材料は、ＢＣＢ又はＲＨ８０２３である、請求項１から３のいずれかに記載の基板。
請求項5
導電性材料は、導電性シリコン、銅、アルミニウム、及びタングステンからなるグループから選択される、請求項１から４のいずれかに記載の基板。
請求項6
基板における少なくとも一つの電気的な相互接続の製作方法であって、・基板材料で製作され第１主面（Ｓ１）を有する基板（１）を設けること、・第１主面から基板に少なくとも一つのリング構造（２ａ）を製作すること、ここで少なくとも一つのリング構造は、基板材料の内部支柱構造（４）を囲み、及び底面（２４）を有する、・少なくとも一つのリング構造を第１の誘電材料（３）で満たすこと、・少なくとも一つのリング構造に導電性の内部支柱構造を設けること、これにより、少なくとも一つの相互接続構造を形成し、少なくとも一つの相互接続構造は底面（２４）から第１主面（Ｓ１）まで電気路を形成し、ここで、第１の誘電材料（３）は、液相にてリング構造（２ａ）に適用される、製作方法。
請求項7
導電性の内部支柱構造を設けることは、・支柱空間（２ｂ）を残す内部支柱構造（４）を除去すること、・少なくとも部分的に支柱空間（２ｂ）を導電性材料（５）で満たすこと、を備える、請求項６記載の製作方法。
請求項8
少なくとも一つのリング構造（２ａ）を第１の誘電材料（３）で満たすことは、リング構造（２ａ）及び第１主面（Ｓ１）にスピンオンあるいはスプレーオンあるいはＣＶＤにより第１の誘電材料（３）を堆積することを備える、請求項６又は７記載の製作方法。
請求項9
第１の誘電材料（３）は、ポリマー、酸化物、あるいは窒化物である、請求項６から８のいずれかに記載の製作方法。
請求項10
支柱空間（２ｂ）を残す内部支柱構造（４）を除去することは、内部支柱構造（４）の上の第１の誘電材料（３）を除去すること、及び内部支柱構造（４）を除去することを備える、請求項７から９のいずれかに記載の製作方法。
請求項11
第１主面（Ｓ１）に等しいレベルあるいは第１主面（Ｓ１）よりも高いレベルまで第１の誘電材料（３）を除去すること、及び第１主面（Ｓ１）に第２の誘電材料（３ｂ）を適用すること、をさらに備える、請求項８から１０のいずれかに記載の製作方法。
請求項12
第２の誘電材料（３ｂ）の表面は、上記第１の誘電材料（３）の表面粗さよりも低い粗さを有する、請求項１１に記載の製作方法。
請求項13
第２の誘電材料は、写真パターン化可能である、請求項１１又は１２に記載の製作方法。
請求項14
第１主面（Ｓ１）に対向する第２主面（Ｓ２）から相互接続構造に到達するまで基板（１）を薄層化することをさらに備える、請求項６から１０のいずれかに記載の製作方法。
請求項15
相互接続構造にはんだボール又はバンプを設けることをさらに備える、請求項１１に記載の製作方法。